MOS電容的特性能被用來形成MOS管

mos管是金屬（metal）-氧化物（oxid）-半導(dǎo)體（semiconductor）場效應(yīng)晶體管，或者稱是金屬-絕緣體（insulator）-半導(dǎo)體。MOS管的source和drain是可以對調(diào)的，他們都是在P型backgate中形成的N型區(qū)。在多數(shù)情況下，這個兩個區(qū)是一樣的，即使兩端對調(diào)也不會影響器件的性能。這樣的器件被認(rèn)為是對稱的。
　　詳細(xì)介紹
　　首先考察一個更簡單的器件--MOS電容--能更好的理解MOS管。這個器件有兩個電極，一個是金屬，另一個是extrinsic silicon（外在硅），他們之間由一薄層二氧化硅分隔開。金屬極就是GATE,而半導(dǎo)體端就是backgate或者body.他們之間的絕緣氧化層稱為gate dielectric（柵介質(zhì)）。圖示中的器件有一個輕摻雜P型硅做成的backgate.這個MOS 電容的電特性能通過把backgate接地，gate接不同的電壓來說明。MOS電容的GATE電位是0V.金屬GATE和半導(dǎo)體BACKGATE在WORK FUNCTION上的差異在電介質(zhì)上產(chǎn)生了一個小電場。在器件中，這個電場使金屬極帶輕微的正電位，P型硅負(fù)電位。這個電場把硅中底層的電子吸引到表面來，它同時把空穴排斥出表面。這個電場太弱了，所以載流子濃度的變化非常小，對器件整體的特性影響也非常小。
　　當(dāng)MOS電容的GATE相對于BACKGATE正偏置時發(fā)生的情況。穿過GATE DIELECTRIC的電場加強了，有更多的電子從襯底被拉了上來。同時，空穴被排斥出表面。隨著GATE電壓的升高，會出現(xiàn)表面的電子比空穴多的情況。由于過剩的電子，硅表層看上去就像N型硅。摻雜極性的反轉(zhuǎn)被稱為inversion,反轉(zhuǎn)的硅層叫做channel.隨著GATE電壓的持續(xù)不斷升高，越來越多的電子在表面積累，channel變成了強反轉(zhuǎn)。Channel形成時的電壓被稱為閾值電壓Vt.當(dāng)GATE和BACKGATE之間的電壓差小于閾值電壓時，不會形成channel.當(dāng)電壓差超過閾值電壓時，channel就出現(xiàn)了。
　　MOS電容：（A）未偏置（VBG=0V），（B）反轉(zhuǎn)（VBG=3V），（C）積累（VBG=-3V）。
　　正是當(dāng)MOS電容的GATE相對于backgate是負(fù)電壓時的情況。電場反轉(zhuǎn)，往表面吸引空穴排斥電子。硅表層看上去更重的摻雜了，這個器件被認(rèn)為是處于accumulation狀態(tài)了。
　　 MOS 電容的特性能被用來形成MOS管。Gate,電介質(zhì)和backgate保持原樣。在GATE的兩邊是兩個額外的選擇性摻雜的區(qū)域。其中一個稱為source,另一個稱為drain.假設(shè)source 和backgate都接地，drain接正電壓。只要GATE對BACKGATE的電壓仍舊小于閾值電壓，就不會形成channel.Drain和backgate之間的PN結(jié)反向偏置，所以只有很小的電流從drain流向backgate.如果GATE電壓超過了閾值電壓，在GATE電介質(zhì)下就出現(xiàn)了channel.這個channel就像一薄層短接drain和source的N型硅。由電子組成的電流從source通過channel流到drain.總的來說，只有在gate 對source電壓V 超過閾值電壓Vt時，才會有drain電流。
　　在對稱的MOS管中，對source和drain的標(biāo)注有一點任意性。定義上，載流子流出source,流入drain.因此Source和drain的身份就靠器件的偏置來決定了。有時晶體管上的偏置電壓是不定的，兩個引線端就會互相對換角色。這種情況下，電路設(shè)計師必須指定一個是drain另一個是source.
　　Source和drain不同摻雜不同幾何形狀的就是非對稱MOS管。制造非對稱晶體管有很多理由，但所有的*終結(jié)果都是一樣的。一個引線端被優(yōu)化作為drain,另一個被優(yōu)化作為source.如果drain和source對調(diào)，這個器件就不能正常工作了。
　　晶體管有N型channel所有它稱為N-channel MOS管，或NMOS.P-channel MOS（PMOS）管也存在，是一個由輕摻雜的N型BACKGATE和P型source和drain組成的PMOS管。如果這個晶體管的GATE相對于BACKGATE正向偏置，電子就被吸引到表面，空穴就被排斥出表面。硅的表面就積累，沒有channel形成。如果GATE相對于BACKGATE反向偏置，空穴被吸引到表面，channel形成了。因此PMOS管的閾值電壓是負(fù)值。由于NMOS管的閾值電壓是正的，PMOS的閾值電壓是負(fù)的，所以工程師們通常會去掉閾值電壓前面的符號。一個工程師可能說，"PMOS Vt從0.6V上升到0.7V", 實際上PMOS的Vt是從-0.6V下降到-0.7V.

上一篇：MOS管的開路漏極電路介紹
下一篇：場效應(yīng)管工作原理

聯(lián)系電話：0755-83221606 公司地址：深圳市龍崗區(qū)萬科紅立方大廈1612室

服務(wù)電話：13600198100

工作時間
早9:00 - 晚18:00
周六日休息

日本欧美另类五月情激情AV_97AV视频中外a片_日韩AV无码AAA级_人妻互换A片无码毛_A级免费观看Av动漫_久久思思精品中文字幕_日韩无码90国产精品视频污_黑丝精品一区二区三区_最新日韩欧美不卡一区二区_日韩aa超级黄片

MOS電容的特性能被用來形成MOS管